計算機架構與系統實驗室

Computer Architecture and System Laboratory

使用者工具

網站工具

側欄

首頁

教育部專區

研究成果

  • 可供轉移之技術
  • 公開著作
  • 計畫案
  • 博士論文
  • 碩士論文
  • 競賽得獎

研究群組

實驗室成員

課程

Caslab專區

member:advisor

目錄表

這是本文件的舊版！

本條目後半段還有很多沒搬遷完成

陳中和教授

pic_adervisor.jpg


學歷

  • 華盛頓大學電機博士(1993)
    Ph.D., University of Washington, Seattle, U.S.A.
  • 密蘇里-羅拉大學電機碩士 (1989)
    M.S., University of Missouri-Rolla, U.S.A.
  • 國立台北工專 - 72年5電5甲 (1983)
    National Taipei Institute of Technology, R.O.C.


主要經歷

  • 國際電機電子工程師學會中華民國第一分會常務理事 (Since 2012)
  • IEEE Circuit and System Society Tainan Chapter Chair (Since 2011)
  • 國立成功大學電機系教授(2006~)
    Professor, Department of Electrical Engineering,
    National Cheng-Kung University
  • 國立成功大學電機系副教授(1999~2006)
    Associate Professor, Department of Electrical Engineering,
    National Cheng-Kung University
  • 國立雲林科技大學電子系副教授 (1997~1999)
    Associate Professor, Department of Electronic Engineering,
    National Yunlin University of Science and Technology
  • 國立雲林技術學院電子系副教授(1993~1997)
    Associate Professor, Department of Electronic Engineering,
    National Yunlin Institute of Technology
  • 華盛頓大學電機系研究助理 (1989~1993)
    Research Assistant, Department of Electrical Engineering,
    University of Washington
  • 台灣飛利浦電子工程師 (1986~1987)
    Engineer, Philips Electronics, Inc. Taiwan


學門專長

  • 計算機架構
    Computer Architecture
  • SOC 整合
    SOC Integration
  • VLSI 晶片設計
    VLSI Chip Design
  • 多重處理器系統
    Multiprocessor Systems
  • 資料網路
    Data Network
  • 微算機系統設計
    Microprocessor System Design
  • 容錯處理系統
    Fault-tolerant Computing System


特殊榮譽

  1. 2013 年, 2013 IEEE Circuits and Systems Society Region 10 Chapter of the Year Award

  2. 2012 年, 陳中和 教授榮獲 國立成功大學 「 101學年度 教學優良教師獎 」。

  3. 2009 年, 陳中和 教授榮獲國立成功大學「教學傑出教師獎 」。

  4. 2009 年, 陳中和 教授指導學生 江定遠、黃煦堯 參加教育部九十七學年度全國大學校院積體電路設計競賽，榮獲 大學部標準元件數位電路設計組 優等 。

  5. 2007 年, 陳中和 教授指導學生 盧泰樺、蔡宜穎、林奕成、林璟汶 參加第七屆旺宏金矽獎半導體設計與應用大賽，全國各大學第一顆經由 Linux 驗證之 ARM ISA-like 管線化處理器 榮獲 優勝獎。

  6. 2006 年, 陳中和 教授指導學生實作功能齊全之 ARM9 相容處理器，Booting Linux 作業系統成功運轉，第一顆成大電機系、電通所、電資學院的全功能一般用途處理器。

  7. 2005 年, 陳中和 教授指導學生 詹博凱、余承燁 參加第三屆 Altera Nios 嵌入式處理器設計大賽，TCP/IP Offload Engine (TOE) for SOC System 榮獲 季軍。

  8. 2003 年, 陳中和 教授指導學生 許照賢、余承燁、陳漢威、熊恂緯 參加教育部九十一學年度大學院校矽智產 SIP設計競賽，榮獲 研究所 Soft IP 組 佳作。
    台顧字第 0 九二 00 九八九九五號。

  9. 2000 年, 陳中和 教授指導學生參加教育部八十八學年度大學院校矽智產 SIP設計競賽，
    榮獲 研究所 FPGA 印證 特優獎，
    榮獲 研究所 Soft IP 組 優等獎。
    台 ( 八九 ) 顧字第八九 0 九三九二三號。

  10. 1999 年, 陳中和 教授指導學生參加教育部八十七學年度大學院校矽智產 SIP設計競賽，榮獲 大學部 Soft IP 組 特優獎。
    台 ( 八八 ) 顧字第八八 0 九一七二六號。


Referred Paper

IEEE/ACM Transactions Paper (13)

  1. En-Hao Chang, Chen-Chieh Wang, Chien-Te Liu, Kuan-Chung Chen and Chung-Ho Chen,
    Virtualization Technology for TCP/IP Offload Engine,
    IEEE Transactions on Cloud Computing, Vol. 2, No. 2, April-June 2014. (SCI, EI)

  2. Yi-Ying Tsai and Chung-Ho Chen,
    Energy-efficient Trace Reuse Cache for Embedded Processor,
    IEEE Transactions on Very Large Scale Integration Systems, Vol. 19, No. 9, pp. 1681-1694, September 2011. (SCI, EI)

  3. Tai-Hua Lu, Chung-Ho Chen, and Kuen-Jong Lee,
    Effective Hybrid Test Program Development for Software-Based Self-Testing of Pipeline Processor Cores,
    IEEE Transactions on Very Large Scale Integration Systems, Vol. 19, No. 3, pp. 516-520, March 2011. (SCI, EI)

  4. Wei-Cheng Lin and Chung-Ho Chen,
    Frame Buffer Access Reduction for MPEG Video Decoder,
    IEEE Transactions on Circuits and Systems for Video Technology, Vol. 18, No. 10, pp. 1452-1456, October 2008. (SCI, EI)

  5. Chung-Ming Chen and Chung-Ho Chen,
    Configurable VLSI Architecture for Deblocking Filter in H.264/AVC,
    IEEE Transactions on Very Large Scale Integration Systems, Vol. 16, No. 8, pp. 1072-1082, August 2008. (SCI, EI)

  6. Chung-Ho Chen and Kuo-Su Hsiao,
    Scalable Dynamic Instruction Scheduler through Wakeup Spatial Locality,
    IEEE Transactions on Computers, Vol. 56, No. 11, pp. 1534-1548, November 2007. (SCI, EI)

  7. Chung-Ho Chen, Chih-Kai Wei, Tai-Hua Lu, and Hsun-Wei Gao,
    Software-Based Self-Testing with Multiple-Level Abstractions for Soft Processor Cores,
    IEEE Transactions on Very Large Scale Integration Systems, Vol. 15, No. 5, pp. 505-517, May 2007. (SCI, EI)

  8. Kuo-Su Hsiao and Chung-Ho Chen,
    Wake-Up Logic Optimizations Through Selective Match and Wakeup Range Limitation,
    IEEE Transactions on Very Large Scale Integration Systems, Vol. 14, No. 10, pp. 1089-1102, October 2006. (SCI, EI)

  9. C. -H. Chen and F.-F Lin,
    An Easy-to-Use Approach for Practical Bus-Based System Design,
    IEEE Transactions on Computers, Vol. 48, No. 8, pp. 780-793, August 1999. 國科會甲種研究獎 (SCI, EI)

  10. C. -H. Chen and A. K. Somani,
    Fault-Containment in Cache Memories for TMR Redundant Processor Systems,
    IEEE Transactions on Computers, Vol. 48, No. 4, pp. 386-39, April 1999. 國科會甲種研究獎 (SCI, EI)

  11. C. -H. Chen and A. K. Somani,
    Architecture Technique Trade-Offs Using Mean Memory Delay Time,
    IEEE Transactions on Computers, Vol. 45, No. 10, pp. 1089-1100, October 1996. 國科會甲種研究獎 (SCI, EI)

  12. Craig M. Wittenbrink, A. K. Somani, and C. -H. Chen,
    Cache Write Generate for Parallel Image Processing on Shared Memory Architectures,
    IEEE Transactions on Image Processing, Vol. 5, No. 7, pp. 1204-1208, July 1996. (SCI, EI)

  13. C. -H. Chen and A. K. Somani,
    A Unified Architectural Tradeoff Methodology,
    ACM SIGARCH Computer Architecture News, Vol. 22, Iss. 2, pp. 348-357, April 1994.

Other Journal Paper (10)


International Conference Paper (49)


Local Conference Paper (8)


著書 Books


專利 Patents

member/advisor.1412613150.txt.gz · 上一次變更: 2014/11/10 02:36 (外部編輯)

頁面工具

若無特別註明，本 wiki 上的內容都是採用以下授權方式： CC Attribution-Share Alike 4.0 International
CC Attribution-Share Alike 4.0 International Donate Powered by PHP Valid HTML5 Valid CSS Driven by DokuWiki