**邏輯系統實驗Logic System Design Lab**

Department of Electrical Engineering

National Cheng Kung University

**Instructor:** Professor Chung-Ho Chen (陳中和)

**Contact Information:** Rm 92625, 06-2757575 ext. 62394, [chchen@mail.ncku.edu.tw](mailto:chchen@mail.ncku.edu.tw)

**Lab Class Hours:** (Mon)12:10~15:00，(Wed)15:10~18:00

**Teaching Assistant:** 許冠傑、謝宛珊、齊元、徐鏞

**TA Contact Information:** Rm 92617, 06-2757575 ext.62400 ext.1722

1.實驗課自編教材

2. Verilog 硬體描述語言(Verilog HDL) ─原著:Samir Palnitkar、原出版社: Prentice Hall；編譯: 黃英叡, 黃稚存, 張銓淵, 江文啟 、全華科技圖書

**Lab:**

實習一：麵包板 ─ 基本邏輯閘實作

實習二：麵包板 ─ 半加器與全加器實作

實習三：麵包板 ─ 多工器/解多工器 與 編碼器/解碼器實作

實習四：ISE軟體之介紹與操作

實習五：Verilite實驗電路板之介紹與操作

實習六：七段顯示器、開關器與按鈕器之應用 與 Verilog基本語法介紹。

實習七：軟硬體共同實驗(一): 正反器實作

實習八：軟硬體共同實驗(二): 石英震盪器之控制 與 計數器應用實作

實習九：軟硬體共同實驗(三): 按鈕器之進階控制實作

實習十：專題實作範例及期末作業解說

**Grading:**

1. 實驗 50%

2. 期末考 20%

3. 期末實作 30%

**Note:**

1. 實驗室禁止攜入白開水以外的食物飲料，並請勿穿拖鞋入內。
2. 曠課兩次以上(含兩次)，一律 **不及格**。欲請假時，除緊急事故外，必須本人事先透過電話或Mail向實習助教請假，否則視同曠課。
3. 每次上課請 **每人** 自行準備麵包板與三用電表。 **每組** 準備一份課程講義 (在課程網頁下載)。
4. 每次實習後 **每組** 均須繳交結報，書面報告於下次上課時繳交，電子檔請於下次上課前上傳至FTP站，逾時不候。
5. 實驗結報請按照 **以下規則** 撰寫，否則將斟酌扣分。規則如下：  
   實驗結報封面需提供 第n次實驗、撰寫日期、第n組、組員姓名與學號 。  
   內容要有題目、結果及心得。每人要有各自的心得，彙整在一份結報上。
6. 作業上傳 FTP：140.116.164.252 帳號/密碼：logic\_lab / logic2015

助教信箱：徐　鏞[csh01279@gmail.com](mailto:csh01279@gmail.com)   
 齊　元[jimbochi47@gmail.com](mailto:jimbochi47@gmail.com)   
 謝宛珊[vanaheim.wen@gmail.com](mailto:vanaheim.wen@gmail.com)   
 許冠傑[jk78346@gmail.com](mailto:jk78346@gmail.com)